Requested Patent: JP1028856

Title: MULTILAYERED INTEGRATED CIRCUIT

Abstracted Patent: JP1028856

Publication Date: 1989-01-31

Inventor(s): TAKEUCHI RYOSUKE

Applicant(s): MITSUBISHI ELECTRIC CORP

Application Number: JP19870182307 19870723

Priority Number(s):

IPC Classification: H01L27/00; H01L23/52; H01L25/08

Equivalents:

ABSTRACT:

PURPOSE:To form a large scale integrated circuit with high reliability, by stacking, on an LSI chip of lower side layer, an LSI chip whose area is smaller than that of the LSI chip of lower side layer, and connecting, through wires, the LSI chip of the upper side layer and that of the lower side layer.

CONSTITUTION:A multilayer integrated circuit is formed, by stacking at least two or more layers of large scale integrated circuit chips 10-12. The area of the chip 11 of upper layer stacked on the chip 10 of lower layer is larger than the area of the chip 12 of upper layer stacked on the chip 11 of lower layer. The signal transmission and reception between the chip 10 and the chip 11 and between the chip 11 and the chip 12 is performed via a wire 15a. Thereby, a large scale integrated circuit with high reliability can be obtained.

① 特許出願公開

@ 公 開 特 許 公 報 (A)

昭64-28856

@int_Cl_4

競別記号 301 厅内整理香号

母公開 昭和64年(1989)1月31日

H 01 L 27/00

23/52 25/08 A-8122-5F B-8728-5F B-7638-5F

* 審査請求 未請求 発明の数 1 (全3頁)

会発明の名称 多層集積回路

到特 顧 昭62-182307

会出 額 昭62(1987)7月23日

 良 祐

兵庫県尼崎市塚口本町8丁目1番1号 三菱電機株式会社

通信被製作所内

创出 顧 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

宣代 理 人 并建士 田澤 博昭 外2名

月 網 客

1. 発男の名称

多層集表四路

2. 特許請求の範囲

大規模集積回路テップを少なくとも2層以上根 所してなる多層集積回路にかいて、下価層の上記 大規模集積回路テップ上に積層される上側層の上 記大規模集積回路テップの面積を大きくし、かつ 上側層と下価層との大規模集積回路テップのパッ ド間には信号の提受するためにワイヤを差視した ことを特徴とする多層集積回路。

3. 晃劈の詳細な説明

〔産業上の利用分野〕

この発明は電子機能等に組込まれる多層集技器 路に関するものである。

〔従来の技術〕

第3回は例えば1985年10月7日発行の「E 経エレクトロニクス」のP235円掲載された従 来の多層集積回路を示す一部切欠例視回であり、 個にかいて、1は下層大規模集積回路チップ(以 下下層しSIチップという)、2は上層大規模集 表面路テップ(以下上層LSIチップという)、 3はこれら下層LSIチップ1かよび上層LSI チップ2に設けられたポンディングペッド(以下、 ペッドという)、4は疑配線で、上配下層LSI チップ1のペッド3と上層LSIチップ2のペッ ド3とを電気的に接続する。5はペンダで、機層 された下層LSIチップ1と上層LSIチップ2 とをペッド3を介して接続する。

次に動作について説明する。

上層 L 8 I テップ 2 と下層 L 8 I テップ 1 との 信号の送受信は既配線 4 を介在させて行う。

[発明が解決しようとする問題点]

使来の多層集務回路は以上のように構成されているので、上層L8Iチップ2と下層L8Iチップ1を抽破するには上層L8Iチップ2に機配線4を形成させ、上層LSIチップ1のパッド3の位置がずれてはならず、そのため製造コストが高くなり、またずれがあった場合に停正ができないので、

級配差4とパッド3との結差部分の信頼性が低く、 入出力信号は最上層のLSIチップのパッド3か らしか取り出せないという飼的があるなどの問題 点があった。

この発明は上記のような問題点を解析するため になされたもので、初層されるLBIチップ間の 知様の信頼性を高め、かつ製造コストを低級でき る多層集積図路を得ることを目的とする。

[問題点を解決するための手段]

この発明に係る多形集技器的は下側層のLSI テップより小さな面表のLSIテップをその上に 教育し、上側層と下側層とのLSIテップのパッ ドモワイヤで結業したものである。

[作用]

この発明にかける多が集被国際は上側層、下側層のパッドをワイヤボンディングすることで維維を行い、容易に信頼性の高い大規模集衆国路を得ることができ、また入出力信号離をいずれの層のしるエテップからでも取り出せるものである。

(実施男)

1 1 との信号の接受あるいは第2層LSIチップ 1 1 と第3層LSIチップ1 2 との信号の接受は フィヤ 154 により行われる。また、第2層LSI チップ1 1 中第3層LSIチップ1 2 の基板の基 単電位は第2層LSIチップ1 1 の下の導体装17 を電気るいはアースなどの基準電位に接続する ととで得るととができる。

また、上記実施例では事件質にワイヤボンディングで基準型位を与える方法を用いたが、事件質に基準型位を与える方法としては絶最質の一部に大をあけ、下貨幣のL 8 I テップの部分にパッドを設け、ハンダ等で上貨幣のテップの事件膜と接続してもよい。

また、上記実施例では3層の多層集積回路を示したが、2層以上であれば何層でもよく、上記実施例と同様の効果を要する。

(発明の効果)

以上のようにこの発明によれば、各層のパッド をワイヤで前差が可能なように多層集機回路を構 成したので安価に高級数化でき、信頼性も高いも 以下、との発明の一実施例を固だついて収明する。

第1回はこの発明の一类論例の振路構成を示す 平面園、第2回は同じく青面園で、再園とも3層 のLSIナップを重ねた多層集費回路を示す。同 間にかいて、10は第1辰LSIチップ、11は この第1層LSIチップ10上に根塔される第2 用LSIチップ、12は第2層LSIチップ11 上に表層される第3層LSIチップ、 13a は第1 乃至第3 層 L S I チェブ10·11·12上のパッド、 136 はLSIバッケーグ14のパッド、15g は無 1 雇し S I チップ 1 0 のパッド 13a と 第 2 層 LSI チップ11のパッド3を接続したワイヤ、 15b は 第2届LBIチップ11のパッド3とLSIパッ ケージ14のパッド 13b とを兼使したワイヤ、16 社会層を差量する絶景家で17位それぞれ上偏層 のLSIチップに基準気位を与えるための導体膜 である。

次に動作について説明する。

第1層L8Iチップ10と第2層LSIチップ

のが得られる効果がある。

4. 西面の他単な説明

第1節はこの発明の一実施例による多層無機固 路の板略構成を示す平面図、第2節は同じく側面 図、第3節は従来の多層無機調路の一例を示す一 俳切欠解視図である。

10.11.12はL8 I チップ、13a.13b はパッド、 15a/15b はワイヤ。

たか、図中、同一符号は同一、又は相当部分を 示す。

养 許 出 顧 人 三更馆很快式 社

代是人 弁理士 田 禪 博 ■



特開昭64-28856 (3)



